《The Art of Analog Layout》第5章讨论的是 Failure Mechanisms（失效机制）
这一章真正重要的，不是记住一串失效模式，而是建立“失效是怎样一步一步形成的”这套物理逻辑。
把整章压缩下来，核心变量其实只有六个：
Current｜Resistance｜Temperature｜Electric Field｜Time｜Carrier
它们最终组成四条主要失效链：
① Current → Thermal
② Current → Material
③ Electric Field → Aging
④ Carrier → Parasitic
也就是说，很多看起来完全不同的问题——Self-Heating、EM、TDDB、HCI、BTI、Antenna、Latchup、Guard Ring——最后都可以重新落到“电流怎么走、热在哪里产生、电场集中在哪里、载流子最后去了哪里”。
第三版在这一章明显强化了局部效应、时间效应和衬底/载流子路径的分析，包括：
Self-Heating｜Electrical Filamentation｜Blech Effect｜Bamboo Structure｜Via Electromigration｜TDDB E/1-E Model｜Latent Antenna Effect｜PBTI｜Substrate Resistance｜Minority-Carrier Blocking
相比只知道“哪里可能坏”，更进一步的问题变成：
为什么坏？
从哪里先坏？
什么条件会加速？
为什么 DRC PASS 仍然可能不可靠？
01｜Self-Heating：平均电流没问题，为什么局部仍然会烧？
最基本的关系：
P = I²R
这里最重要的是平方关系。
局部电流 +10% → 发热 +21%
局部电流 +20% → 发热 +44%
局部电流 +30% → 发热 +69%
局部电流 +50% → 发热 +125%
这些百分比直接由 I²R 推导。
所以电流只增加一点，局部 Joule Heating 的增加可能明显更快。
这也是为什么 Current Crowding 危险。
典型高风险位置：
Metal Neck
90° Corner
T-Junction
Via Array入口
Contact入口
单侧Feed
功率器件阵列边缘
例如一条宽 Metal 突然缩窄：
J = I/A
A↓ → J↑
局部电阻同时增加：
R = ρL/A
于是可能形成：
A↓ → J↑ → R↑ → P↑ → T↑
温度升高以后，又会继续影响 Metal Resistance、Carrier Mobility、Leakage、EM Lifetime。
所以 Self-Heating 往往不是最终失效，而是其他失效机制的“加速器”。
【结论】
Average J PASS ≠ Local Reliability PASS。
可靠性不能只看平均电流密度 Javg，更应该关注：
Jmax + Tlocal
真正危险的地方，通常是电流最集中的那一小块区域。
02｜Electrical Filamentation：热点为什么会越来越集中？
Self-Heating 之后，更危险的是电热正反馈。
基本过程：
局部 J↑
→ P↑
→ T↑
→ 电学参数变化
→ 电流重新分布
→ J进一步集中
如果这种反馈继续增强，原本比较均匀的电流可能逐渐集中到局部区域，形成 Filament / Hot Spot。
这说明两个常见判断并不充分：
“总Metal宽度够。”
“Via总数量够。”
真正的问题应该是：
电流是不是均匀进入这些 Metal 和 Via？
例如一个 Via Array 有20颗孔，如果电流从阵列一侧进入，前几颗 Via 可能承担明显更高的电流。
因此：
Total Current安全
不等于：
Local Current安全
检查时应该沿真实电流路径：
Current Entry
→ Metal
→ Via
→ Contact
→ Device
→ Current Exit
逐段寻找突然收窄、转角、单边Feed、跨层以及阵列边缘。
【结论】
Self-Heating回答：
哪里开始变热？
Filamentation回答：
热点形成以后，会不会通过正反馈进一步恶化？
可靠性检查不能停留在 Static Geometry，还必须考虑 Current Redistribution。
03｜Electromigration：金属不是突然断，而是被慢慢“搬走”
Electromigration，EM，本质是高电流密度下电子动量传递推动金属原子迁移。
典型过程：
Electron Flow
→ Atomic Migration
→ Material Redistribution
原子流失区域可能形成：
Void
随后：
Cross Section↓
→ R↑
→ J↑
→ Local Heating↑
→ EM进一步加速
另一侧则可能形成：
Material Accumulation / Hillock
经典 Black’s Equation：
MTTF ∝ J⁻ⁿ · exp(Ea/kT)
其中：
J：Current Density
n：Current Exponent
Ea：Activation Energy
k：Boltzmann Constant
T：Absolute Temperature
最值得记住的是方向：
J↑ → Lifetime↓
T↑ → Lifetime↓
所以 EM 与 Self-Heating 实际上是耦合的：
J↑
→ I²R Heating↑
→ T↑
→ EM加速
→ Void形成
→ A↓
→ J进一步↑
因此失效一旦进入局部恶化阶段，速度可能越来越快。
【结论】
EM不是简单的“Metal够不够宽”。
真正决定寿命的是：
Current Density × Temperature × Time × Geometry × Material
所以 Metal Width 只是 EM Reliability 的一个变量。
04｜Blech Effect：为什么相同J，长Metal和短Metal风险不同？
只看 Current Density 仍然不够。
Blech Effect 把互连长度 L 引入 EM 判断。
关键量：
J × L
EM推动原子迁移时，材料内部会逐渐建立机械应力梯度。
这个 Stress Gradient 会产生反向作用，抵抗原子继续迁移。
因此：
相同 J
不同 L
→ EM行为可能不同
这意味着一段很短的互连和一根很长的 Power Metal，即使 Current Density 一样，也不能简单认为具有完全相同的风险。
可靠性判断由：
J
进一步扩展为：
J + L + Stress + Temperature + Material
【结论】
EM Review不能只问：
“J有没有超？”
还应该问：
“这段Metal有多长？”
Blech Effect让EM从单纯的 Current Density Rule，进入 Current Density + Geometry + Stress 的判断。
05｜Bamboo Structure：版图看到的是线宽，材料看到的是晶粒
真实 Metal 不是理想连续材料，而是由 Grain 构成。
Grain Boundary 是重要的 Atomic Diffusion Path。
普通较宽金属中：
多个 Grain 横跨线宽
→ Grain Boundary较多
当 Metal Width 接近晶粒尺度时，可能形成：
Bamboo-like Structure
部分晶粒可以横跨整个线宽，原子的扩散路径随之发生变化。
所以即使：
W相同
L相同
J相同
不同的 Material Microstructure，EM行为仍可能不同。
【结论】
版图看到的是：
Width / Length
可靠性真正面对的是：
Geometry + Material Microstructure
因此 Foundry EM Rule 不能简单用理论线宽公式完全替代。
06｜Via Electromigration：10颗Via ≠ 每颗承担10%
这是非常容易被低估的问题。
假设：
Itotal = 1A
Nvia = 10
最简单的平均算法：
Iavg = 100mA/Via
但真实 Via Array 并不是10个完全等价的并联电阻。
它实际上是：
Upper Metal R
+ Via R
+ Lower Metal R
组成的分布式电阻网络。
如果电流从阵列左侧进入：
Ivia1 ≠ Ivia2 ≠ Ivia3……
靠近 Current Entry 的 Via，路径阻抗通常更低，因此可能承担更多电流。
这意味着继续在远离入口的位置增加 Via，也未必能按比例降低最危险 Via 的电流。
影响 Via Current Sharing 的变量包括：
Via Count
Via Array Geometry
Landing Metal
Feed Direction
Current Entry / Exit
Upper Metal Resistance
Lower Metal Resistance
【结论】
Via Count ≠ Via Current Sharing。
检查大电流 Via 不能只“数孔”。
还必须看：
孔在哪里？
电流从哪里来？
电流往哪里走？
07｜TDDB：没有立即击穿，不等于长期安全
TDDB：
Time-Dependent Dielectric Breakdown
关键词不是 Breakdown，而是 Time-Dependent。
介质在长期 Electric Field 作用下会逐渐产生缺陷：
Electric Field
→ Defect Generation
→ Defect Accumulation
→ Percolation Path
→ Breakdown
最基本的电场关系：
E ≈ V/d
因此：
V↑ → E↑
d↓ → E↑
这意味着：
V < Instantaneous Breakdown Voltage
并不能推出：
Lifetime = ∞
介质可能今天没有击穿，但长期工作以后仍然发生失效。
TDDB真正关注的是：
Electric Field + Temperature + Time
【结论】
DRC检查的是：
Geometry是否合法。
TDDB检查的是：
介质在长期Electric Field下还能工作多久。
所以：
DRC PASS ≠ TDDB Reliability PASS。
08｜E-Model / 1/E-Model：高压版图不能只看Spacing
TDDB进一步涉及不同的寿命模型，例如：
E-Model
1/E-Model
对于Layout来说，最重要的不是背下所有模型，而是理解：
Dielectric Lifetime 对 Electric Field 高度敏感。
因此高压结构不能只检查：
Spacing ≥ DRC Minimum
还需要同时考虑：
Voltage Difference
Dielectric Structure
Field Concentration
Corner Geometry
Operating Temperature
Required Lifetime
同样满足 DRC 的两个结构，如果工作电压不同、局部电场不同，它们的长期可靠性也可能完全不同。
特别是 Corner / Edge 等位置，局部 Field Concentration 往往比单纯的平行间距更值得关注。
【结论】
高压Layout的判断单位不能只有：
µm
还必须加入：
V + Electric Field + Temperature + Lifetime
09｜ESD：真正需要保护的是整条放电路径
ESD 是典型的瞬态 Electrical Overstress。
瞬时功率：
P(t) = V(t)·I(t)
总能量：
E = ∫V(t)I(t)dt
ESD发生时，电流真正经过的是：
PAD
→ Metal
→ Via Stack
→ Protection Device
→ Clamp
→ VSS/VDD
因此 ESD Capability 不是只由 Clamp Device 决定。
即使保护器件本身很强，只要前面的互连存在：
Metal Neck
Via Bottleneck
Contact Crowding
High-R Path
就可能在电流到达 Clamp 之前先发生局部损伤。
典型 ESD 失效包括：
Gate Oxide Breakdown
Silicon Melting / Thermal Damage
Metal Migration / Open
Parasitic SCR Trigger
【结论】
ESD Device Strong ≠ ESD Path Strong。
ESD Layout的核心是：
让瞬态大电流沿低阻、短、直、宽、连续的路径快速离开芯片。
10｜Antenna Effect：芯片还没工作，Gate可能已经受伤
Antenna Effect发生在制造阶段，而不是芯片正常工作阶段。
Plasma Process 中，大面积 Metal / Poly 可能积累电荷：
Charge Collection
→ Gate Voltage↑
→ Oxide Electric Field↑
→ Gate Damage
Antenna Ratio本质上描述：
Charge Collection Structure
相对于：
Sensitive Gate Structure
的关系。
常见处理方法：
Reduce Antenna Area
Layer Jump
Antenna Diode
改变制造阶段连接关系
【结论】
Antenna Rule表面上看是 Routing Rule。
本质上保护的是：
Thin Gate Oxide
因此它属于：
Process-Induced Reliability。
11｜Latent Antenna Effect：测试PASS，也可能已经留下潜伤
Antenna损伤并不一定表现为立即 Hard Breakdown。
制造阶段 Plasma Stress 可能首先产生：
Local Oxide Damage
Interface Damage
芯片初始测试仍可能：
PASS
但随后可能表现为：
Leakage↑
Parameter Stability↓
Lifetime↓
这就是 Latent Damage 的危险之处：
现在没有坏，不代表没有受伤。
【结论】
可靠性必须区分：
Immediate Failure
和：
Latent Damage
“现在能工作”不能证明“长期可靠性没有受到影响”。
12｜Contamination：失效不一定来自电流和电压
第5章还涉及材料与污染相关失效。
例如：
Dry Corrosion
可能形成：
Metal Loss
→ Cross Section↓
→ R↑
→ 最终Open
Mobile Ion Contamination则可能在 Electric Field 和 Temperature 下发生迁移：
Ion Migration
→ Local Electric Field Change
→ Device Parameter Drift
表现可能包括：
ΔVth
Leakage变化
Surface Behavior变化
这类问题的共同特点是：
Initial Test可能正常，但参数随时间变化。
【结论】
可靠性不仅取决于：
Current / Voltage
还取决于：
Material / Environment / Contamination / Time。
13｜Hot-Carrier Injection：MOS可能不是烧坏，而是越来越“不准”
MOS Drain附近可能存在较高横向电场。
Carrier在高场区域获得能量后，可能发生：
Impact Ionization
并进一步影响：
Si-SiO₂ Interface
Gate Oxide
长期累积可能造成：
Interface Trap↑
Oxide Charge↑
最终表现为：
ΔVth
Δgm
ΔId
所以 HCI 很多时候不是：
Sudden Failure
而是：
Parameter Degradation
对于模拟电路来说，这一点尤其重要。
因为器件还没有恶化到完全失效之前：
Gain
Bias Point
Matching
可能已经发生变化。
【结论】
可靠性不只有：
Open / Short
还包括：
Parameter Drift
“芯片还能工作”和“芯片仍满足原始性能指标”是两个不同标准。
14｜Zener Walkout / Walkback：Avalanche扛住一次，不代表没有后果
Avalanche Stress不仅意味着瞬态大电流。
长期或重复 Avalanche 还可能改变：
Surface Charge
Interface State
Junction Characteristic
从而产生：
Walkout
或：
Walkback
也就是说，击穿区域和 Breakdown Characteristic 可能随 Stress 发生变化。
因此 Avalanche 需要从两个时间尺度判断：
① 瞬间能不能扛住
② 长期参数会不会漂
【结论】
Avalanche Survival ≠ Long-Term Parameter Stability。
器件没有烧毁，并不意味着 Stress 没有留下后果。
15｜NBTI / PBTI：匹配还有“寿命匹配”
BTI的核心变量：
Bias + Temperature + Time
长期 Bias Stress 会导致：
ΔVth
以及相关器件参数变化。
因此 MOS 参数不能永远只理解成：
Device = f(W,L)
更完整的理解是：
Device = f(Process, Geometry, V, T, Time)
两个初始完全相同的器件，如果长期：
Bias不同
或者：
Local Temperature不同
那么 Aging速度也可能不同。
于是会出现：
Aging Mismatch
也就是：
Initial Matching很好
但随着时间增加，两颗器件逐渐分开。
【结论】
Matching不只有：
Initial Matching
还存在：
Lifetime Matching
长期高精度模拟电路需要同时考虑：
Bias + Thermal Environment + Aging
16｜Parasitic Channel：没有画MOS，不代表Silicon里没有MOS
版图中没有画一个 MOS，并不能证明 Silicon 中不存在寄生导电通道。
Surface Potential 会受到：
STI
Field Oxide
Well
Implant
Surface Charge
共同影响。
条件合适时，原本应该隔离的区域可能形成：
Unexpected Channel
进一步产生：
Leakage
Unexpected Conduction
Block-to-Block Coupling
Isolation Degradation
【结论】
2D Layout ≠ Complete Device。
真正的器件结构存在于：
3D Silicon Cross Section
因此 Isolation不能只看平面距离，还必须理解纵向和横向的 Well / Implant / Junction。
17｜Substrate Resistance：Silicon不是理想0V平面
真实 Substrate 存在有限电阻。
基本关系：
ΔVsub = Isub·Rsub
因此：
Isub↑ → ΔVsub↑
Rsub↑ → ΔVsub↑
局部 Substrate Potential 改变以后，会继续影响：
Body Bias
Vth
Junction Bias
Noise Coupling
Parasitic Device
所以增加 Substrate Contact 的作用之一就是：
降低有效 Rsub
进而降低：
ΔVsub
这说明 Contact Density 并不只是一个几何问题。
它会直接改变 Silicon 中的局部电位。
【结论】
Substrate Tie / Well Tie不是单纯的DRC结构。
它们本质上是：
Electrical Network的一部分。
18｜Minority Carrier Injection：没有Metal连接，也可能发生电气耦合
PN Junction Forward Bias、Avalanche、ESD等过程，都可能向 Silicon 注入 Minority Carrier。
随后：
Injection
→ Diffusion
→ Recombination / Collection
其中部分 Carrier 可能被远处 Junction 收集。
于是一个区域产生的电流，可以影响另一个看似没有直接 Metal Connection 的区域。
可能产生：
Bias Shift
Leakage
Noise
Parasitic BJT Action
Latchup
【结论】
Physical Distance ≠ Electrical Isolation。
真正决定隔离效果的是：
Injection Efficiency + Transport Path + Collection Efficiency
19｜Minority-Carrier Blocking：隔离不是简单“离远一点”
更完整的隔离分析应该问：
Carrier从哪里Inject？
Carrier是什么类型？
沿什么路径Transport？
哪里会Collect？
什么Junction能够Block？
因此：
Well
Deep Well
Junction
Guard Ring
真正的价值不只是增加 Physical Distance。
更重要的是：
改变 Carrier Transport Path。
【结论】
有效Isolation不是简单：
Distance↑
而是：
Injection↓
+
Transport受阻
+
Collection受控
20｜Latchup：Silicon里面隐藏着一个PNPN
CMOS结构天然可能形成寄生：
PNP + NPN
组合以后构成：
PNPN / SCR
当一次 Carrier Injection 触发其中一个寄生 BJT：
PNP → NPN → PNP → NPN
就可能形成 Regenerative Feedback。
一旦进入低阻状态：
VDD
→ Low-Impedance Path
→ VSS
大电流可能持续存在。
Layout相关核心变量：
Rsub
Rwell
Injection Current
Spacing
Contact Density
Guard Ring
Isolation
降低 Rsub / Rwell，可以降低：
ΔV = Iinj·R
从而降低寄生 Junction 被正向偏置的概率。
【结论】
Latchup Prevention不是简单一句：
“加Guard Ring。”
真正目标是：
降低寄生电阻
+
减少Injection
+
控制Carrier Collection
+
破坏PNPN正反馈条件
21｜Debiasing：Metal有IR Drop，Silicon同样有
如果 Well / Substrate 存在有限电阻：
ΔV = I·R
那么电流经过 Silicon 后，局部电位就可能偏离理想：
VSS / VDD
进一步改变：
VBE
VGS
Junction Bias
这意味着 Schematic 中看似连接到同一个 Ground 的两个器件，在 Silicon 中看到的 Local Potential 可能并不完全一样。
因此：
Well Tie
Substrate Tie
Contact Density
Tie Distance
都不仅是“画法”。
它们共同决定局部 Bias Network。
【结论】
Metal有IR Drop。
Silicon同样有IR Drop。
所以衬底与Well也应该被当成真实的电阻网络分析。
22｜Guard Ring：本质不是“围”，而是管理Carrier
Guard Ring不能简单理解成：
“敏感器件外面围一圈P+。”
正确分析顺序应该是：
Injection Source
↓
Electron / Hole
↓
Transport Direction
↓
Collect / Block
↓
Guard Ring Structure
然后再决定：
Implant Type
Well Structure
Bias
Width
Distance
Contact Density
不同 Guard Ring 的任务可能完全不同：
Collect Electron
Collect Hole
Block Carrier
Clamp Local Potential
所以评价一个 Guard Ring，不能只问：
“有没有？”
而应该继续问：
位置对不对？
类型对不对？
Bias对不对？
Contact够不够？
Carrier Path有没有真正被截断？
【结论】
Guard Ring的本质不是“围”。
而是：
收集、阻挡和控制载流子。
第5章｜最后压缩成4条失效链
① Current → Thermal
Current Crowding
→ I²R
→ Self-Heating
→ Filamentation
→ Hot Spot
核心变量：
J + R + T
结论：
平均电流安全，不代表局部热点安全。
② Current → Material
Current + Temperature + Time
→ Atomic Migration
→ Void / Hillock
→ EM Failure
核心变量：
J + L + T + Material
结论：
EM不是简单的Metal宽度问题，而是寿命问题。
③ Electric Field → Aging
Electric Field + Temperature + Time
→ Defect / Trap
→ TDDB / HCI / BTI
→ Breakdown / Parameter Drift
核心变量：
E + T + t
结论：
没有立即击穿，不代表长期可靠。
④ Carrier → Parasitic
Carrier Injection
→ Substrate Transport
→ Collection
→ Local Potential Shift
→ Debiasing / Parasitic BJT / Latchup
核心变量：
Injection + Rsub/Rwell + Transport + Collection
结论：
没有Metal连接，不代表没有电气耦合。
第5章｜最值得记住的数据关系
【Joule Heating】
P = I²R
Current +10% → Heat +21%
Current +20% → Heat +44%
Current +30% → Heat +69%
Current +50% → Heat +125%
【Current Density】
J = I/A
A↓ → J↑
局部收窄首先推高的就是Current Density。
【Metal Resistance】
R = Rs·L/W
L ×2 → R ×2
W ×2 → R ÷2
【Electromigration】
MTTF ∝ J⁻ⁿ·exp(Ea/kT)
J↑ → Lifetime↓
T↑ → Lifetime↓
【Blech Effect】
重点变量：
J × L
【Electric Field】
E ≈ V/d
V↑ → E↑
d↓ → E↑
【ESD】
P(t)=V(t)I(t)
E=∫V(t)I(t)dt
【Substrate / Well】
ΔV = I·R
Isub↑ → ΔVsub↑
Rsub↑ → ΔVsub↑
【Latchup】
PNP ↔ NPN
→ Regenerative Feedback
第三版相比第二版，真正增加了什么？
第三版第5章最明显的变化，不是简单增加几个Failure Mechanism名词，而是进一步把Reliability推向：
局部物理机制 + 定量关系 + 时间效应 + 电流/载流子路径。
① Self-Heating【新增/强化】
从Average Current Density进一步进入：
Local J + Local Temperature
② Electrical Filamentation【新增】
从“哪里电流大”进一步进入：
Current ↔ Temperature Positive Feedback
③ Blech Effect【新增】
EM判断从单纯J进一步扩展到：
J × L
④ Bamboo Structure【新增】
从Geometry进一步进入：
Metal Grain Structure
⑤ Via Electromigration【新增】
从Via Count进一步进入：
Via Current Sharing
⑥ TDDB E / 1-E Model【扩展】
从“介质会击穿”进一步进入：
Electric Field ↔ Lifetime
⑦ Latent Antenna Effect【新增】
从Immediate Damage扩展到：
Latent Damage + Lifetime
⑧ PBTI【新增/强化】
从初始器件参数进一步进入：
Bias + Temperature + Time
⑨ Substrate Resistance【定量强化】
从“衬底有影响”进一步进入：
ΔVsub = Isub·Rsub
⑩ Minority-Carrier Blocking【新增/强化】
从简单增加距离进一步进入：
Injection → Transport → Collection / Blocking
因此第三版最重要的变化，可以压缩成一句：
从“哪里可能坏”，进一步走向“为什么坏、从哪里先坏、什么因素会让它更快地坏”。
最后｜用6个词读懂Failure Mechanisms
Current
看Current Crowding、J、Current Sharing。
Resistance
看Metal、Via、Contact、Rsub、Rwell。
Temperature
看Self-Heating、Filamentation、Hot Spot。
Electric Field
看TDDB、HCI、Antenna。
Time
看EM、TDDB、BTI、HCI Aging。
Carrier
看Injection、Transport、Collection、Debiasing、Latchup、Guard Ring。
把这六个变量连起来，就是第5章真正的主线：
Current → Heat
Electric Field → Stress
Temperature + Time → Aging
Carrier → Parasitic Path
最后，所有Reliability Layout都可以重新回到三个问题：
① 电流到底从哪里走？
② 电场和热最终集中在哪里？
③ 载流子最终会被谁收集？
如果这三个问题回答不清楚，仅仅DRC Clean并不能说明版图已经可靠。
DRC告诉我们：
这个结构能不能按照工艺规则制造出来。
Reliability回答的是另一个问题：
这个结构在真实电流、电压、温度和时间条件下，究竟能够稳定工作多久。
◇ LayoutTips｜Analog Layout · EDA · SKILL
评论(0)